Procesor o 100 rdzeniach już w tym roku

Z prostej przyczyny. Wbrew obiegowym opiniom, x86 to bardzo wydajna i przemyślana architektura. Intel wpakował w to tyle środków, że się to zwraca w postaci ceny i wydajności.

Nie zapomnij, że to proste rdzenie, dlatego da się je aż tak upakować.

BTW gdyby instrukcje x86 były śmieciowe, to by się starano uprościć cpu. AMD jak przyszła pora to usunęło 3DNow!.

Gdzieś czytałem, że niedługo mogą usunąć niektóre instrukcje bo ich role przejmą nowe, zdecydowanie wydajniejsze instrukcje wektorowe takie jak AVX, XOP, FMA.

Intel wygrał, bo był platformą IBM PC, a platforma PC wygrała, bo IBM otworzył swoją architekturę innym producentom. A to wszystko 100 lat przed windowsami, MS był wtedy na etapie kupowania klona CP/M, który sprzedał IBM-owi jako PC-DOS 😉

"Gdzieś czytałem, że niedługo mogą usunąć niektóre instrukcje bo ich role przejmą nowe, zdecydowanie wydajniejsze instrukcje wektorowe takie jak AVX, XOP, FMA."
Nie dla każdego algorytmu takie instrukcje bywają przydatne.

No to zadanie z podstaw programowania: ciag Fibonacciego.
Poprosimy kod z uzyciem SSE/AVX ktory jest efektywniejszy niz na zwyklych rejestrach.

"Wbrew obiegowym opiniom, x86 to bardzo wydajna i przemyślana architektura. "
Ciekawe co jest podstawą Twoich twierdzeń?
Platforma x86 to kosz ze śmieciami, w którym niestety musiałem się grzebać 🙁 Niespójna, nielogiczna, bardzo trudna do optymalizacji i powolna. W rodzinie x86 procesorów Intela wprowadza się bardzo powoli, mechanizmy, które np. procesory RISC, VISC (chyba taki był skrót na wektorowce :)) posiadały dziesięciolecia temu.
Czemu Intel wygrał – zdecydował rynek i parę (niemądrych?) decyzji wielkich firm.

"to musi to być zdecydowanie tańsza architektura"
Nie musi, ale … 🙂 Lepsze jest wrogiem tańszego 😛
"Z resztą inne architektury jak maja być tak wydajne jak x86, to muszą żreć tyle samo prądu i tak samo się nagrzewać."
Np. architektury RISC żrą mniej i są wydajniesze, np. wspomniany PowerPC, albo GPU (wektorowce, choć obecnie żrą więcej, ale wydajność mają potężniejszą od intela) albo ARM – a komórach siedzią i mało jedzą :),
Np. procesory RISC znacznie bardziej uporządkowane i przewidywalne w działaniu, łatwo poddają się skalowaniu zorientowanemu na obniżenie poboru prądu (kiedy, który moduł procesora zasilać). Rozkazy są w większości 1-2 taktowe , rejestry uniwersalne, zestaw rozkazów krótki, zwięzły i czytelny.
Poza tym znacznie łatwiej synchronizować wykonanie programów wielowątkowych – jeśli dobrze pamiętam pierwsze 128 rdzeniowe transputery to były RISCi. Przy rozkazach o przewidywalnym i krótkim czasie trwania, łatwiej jest budować oprogramowanie do obliczeń równoległych.
Nie znam żadnych badań, ale na moje oko (może ktoś zna?:)) przyrost mocy w intelach kilku-rdzeniowych wcale nie jest duży w stosunku tego co potrafią systemy wieloprocesorowe/rdzeniowe RISC.

http://www.anandtech.com/show/1702/1

Jak się dłużej poszuka to się znajdzie trochę testów.

Tylko co powiedzą ich klienci, czyli m.in. graficy i osoby zajmujące się obróbką audio-video, na taki brak mocy?

Już używają ARMa od bardzo dawna, w tabletach i smartfonach. Co najwyżej zrobią jakiegoś netbooka.

Pentium 4 miało wydłużony potok wykonawczy. Prescot miał aż 31 etapów. Było to błędne założenie całej architektury. Potem już Intel nie zrobił takiego błędu.

Zle policzylem watt i rdzenie.
POWER7 / 6 rdzeni / 100W = 6 * 33.12 / 100 = 2 GFLOPS/WATT
i7 / 4 rdzenie / 80W = 4 * 56 / 80 = 2.8 GFLOPS/WATT

"33GFLOP jest dla 8 korowca, nie dla 6 korowca"

Sluszna uwaga, poprawione rachunki:

POWER7 / 6 rdzeni / 100W = 8 * 33.12 / 100 = 2.65 GFLOPS/WATT
i7 / 4 rdzenie / 80W = 4 * 56 / 80 = 2.8 GFLOPS/WATT

Jeszcze podaj nam ceny, zebysmy mieli przelicznik GFLOPS/$ 🙂

"A jeszcze niedawno było 130W 😛 Jest kasa na badania, jest postęp 🙂 "

Oczywiscie! Intel to firma z poteznym zapleczem, dlatego upieranie sie jak dziecko, ze nie sa w stanie zrobic szybkiego CPU jest co najmniej smieszne.
I oczywiscie, POWER jest idealny od pierwszej iteracji wypuszczonej na rynek i nic w nim sie nie zmienia… Oh, wait…

"oraz Intel i7 4C Sandy ma TDP 95W, a nie 80W"

Wiki twierdzi, ze i7 ma 77W.

"Poza tym przeliczać też wg. przytoczonego wzoru też nie można bo wychodzą głupoty :)"

Absolutnie sie z tym zgadzam, glupota jest wierzyc, ze w realnych rachunkach wydusisz z jednego rdzenia i7 56GFLOPS i rownie durne jest wierzyc, ze z jednego rdzenia POWER7 wydusisz 33GFLOPS… Oh, wait…

"Nie zmieniam zdania, RISCi górą :)"

No jaka szkoda, ze producenci superkomputerow nie maja takiej wiedzy w temacie jak Ty i zaczyna tam dominowac x86 🙁

z pierwszej 10 – 7 to architektura x86 / x64

"Moc jest podawana dla calej kosci a nie rdzenia."
Moc obliczeniowa dla rdzenia, TDP dla kości.

"Gdzies jest twardy limit na zakres dyskusji? "
Tak:), teza: "Wbrew obiegowym opiniom, x86 to bardzo wydajna i przemyślana architektura.
Co do ceny to nie chcę dyskutować – nie znam się na tyle na ekonomii.

"Wzialem dla tego samego modulu. Z wiki. A tu jakis model ze strony Intela:"
A skąd są GFLOPY? Na przytoczonej stronie Intela nie ma. Czyżbyś wyliczył z GHz? !!!
Mhh, czy zamierzasz wersję mobilną Intela porównać z wersją desktopową RISCa? 🙂

"Zauwazyles, ze uzywaja one zawsze CPU takiego jaki jest producent superkomputera?"
Co ma piernik do wiatraka?
A zauważyłeś, że pierwszy serwer oparty tylko na procesorach Intel jest na miejscu 7 (lista November 2011)? Te najwyższe na liście używają GPU.To tylko tak dla zwrócenia Twojej uwagi, Opteron jest na 3 miejscu, ale to AMD 😛

"Oh… wait… mielismy nie rozmawiac o realiach rynkowych!"
Tak, mi chodzi o architekturę, która wg @Premislaus jest super, a według mnie do D. Niezależnie od tego, że zawartość na liście Top500 jest zależna od realiów rynkowych to można też z niej wywnioskować kilka ciekawych spostrzeżeń np.
1-wszy na liście ma zużycie prądu na core 17W RISC:) następne 21W x83+GPU; 31W x86 AMD; 7.36W x86 Intel oraz 55. Power7 61W 🙂
Odpowiednio: Watt/MFLOP:
1,2; 1,5; 3,9;3,7; 2708 🙂

@Power 7 vs Intel Sandy
Jakoś tak przy porównywaniu teoretycznym gruszek i jabłek, zawsze wychodzi, że lepsze są te które lubimy 🙂
Zapewne miałeś dobre intencje, ale to co napisałeś, nie wydaje mi się wiarygodnym porównaniem, głównie z uwagi na "teoretyczne wartości" oraz jednostek, które użyłeś, czyli FLOPS, które są istotne dla komputerów naukowych (pokazują głównie wydajność ALU), lecz w codziennym użyciu mają się często nijak do wydajności. Mieszasz wersje procesorów Power 7, 6 z 8 korowymi – przy 6 korowych wydajność powinna być większa, bo mniejszy jest narzut na koordynację. Nie podajesz konkretnych modelów procesorów itd.
@Co do taktowania:
jestem w szoku (autentycznie) x86 wykonuje rozkazy w 1-2 taktach zegara. Muszę ochłonąć i jeszcze raz przeczytać dokumentację Intela – może coś rzeczywiście zmienili. Ale szczerze mówiąc, nie wierzę w to, bo z założenia rozkazy x86 są wielo-taktowe 🙂 A co do Pentium to na pewno miały rozkazy n>2 taktowe 🙂

"Muszę ochłonąć i jeszcze raz przeczytać dokumentację Intela"

Musisz duuuzo nadrobic i przestac karmic sie stereotypowa papka. Intele/AMD (od paru lat) robia po pare operacji na cykl dla typowych operacji jak ADD/MOV/CMP…
To wszystko oczywiscie zalezy jak wysycisz jednostki wykonawcze, pipeline a i tak zazwyczaj ograniczy Cie cache (bo nawet przy transferze z cache jest penalty paru cykli zegara!)
Wartosci 0.25 cykli na rozkaz to optymalne wartosci ZMIERZONE a nie podane w ulotkach propagandowych.
Polecam tutaj (rewelacyjna strona z masa wiedzy): http://www.agner.org/optimize/

"Ale szczerze mówiąc, nie wierzę w to, bo z założenia rozkazy x86 są wielo-taktowe :)"

Tam sa interpretery rozkladajace je w locie na uopsy i te uopsy sa cachowane. I jednostep rozkladajacych i robiacych prefetch jest pare,
to nie jest tak, ze w jednym cyklu jest wciagana jedna instrukcja,
analizowana itd. CPU polyka pamiec kawalkami (chyba po 16 bajtow)
ktorymi karmi sie male stadko analizatorow opcode.

"A co do Pentium to na pewno miały rozkazy n>2 taktowe 🙂 "

Nie napisalem ze wszystkie mial 1-taktowe. RISC tez nie maja wszystkich 1-taktowych.
I powtorze, walkowanie tematu 1-taktowosci w kontekscie dzisiejszych CPU jest leeko bez sensu.

Jak i napisałem, nadal rozkazy x86 są wielo-taktowe (n>>2) 🙂

I zle napisales, np. "xor eax, eax" wykonuje sie w ulamku taktu.
Prawidlowo jest *niektore* rozkazy x86 sa wielotaktowe,
podobnie jak niektore rozkazy RISC.

"Poza tym bzdury: jak w procesorze (dwustanowym) może coś być wykonane poniżej 1 taktu zegara? 🙂 "

Granie glupiego? Puszczasz strumien N instrukcji, mierzysz czas wykonania, dzielisz przez zegar CPU. Wychodzi mniej niz 1, teoretycznie bzdura – kolejny powod dla ktorego gadanie o 1-taktowosci w nowoczesnym CPU to zwykle pierdzielenie.

"Może też intel w swojej dokumentacji to ma na myśli? Ale to już by było zbyt grubo naciągane 🙂 "

Nie tylko nie wiesz o czym mowisz, ale kompletnie nie czytasz co podaje Ci sie na talerzu. Podalem linka do strony z masa parametrow – powtarzam – ZMIERZONYCH.
Chetnie zobacze podobna strone z taka iloscia konkretnej wiedzy o RISCach swoja droga.

"Chetnie zobacze podobna strone z taka iloscia konkretnej wiedzy o RISCach swoja droga."
Sam chciałbym zobaczyć 🙂

Jak znajdziesz to daj znac, ja mam powazne problemy z wygooglaniem czegokolwiek konkretnego o POWER7 np.
Wszedzie papka o tym jaki ten CPU zajebiscy i kompletny brak liczb. Pobor mocy wygooglalem w zakresie 100 – 300W, wiec przyjalem najnizszy bo trudno mi uwierzyc, ze jest az tak energozerny.
Choc podobno Apple olal POWER wlasnie ze wzgledu na problemy ze zuzyciem energii.

Poczytałem stronkę, z linka który podesłałeś "http://www.agner.org/optimize/". Skupiłem się na tym dokumencie : http://www.agner.org/optimize/instruction_tables…. – bardzo fajny,
No cóż, nie zmieniam zdania i jak widać z tabelki ze str. 74 – skupiłem się na wspomnianych Core iX – minimalne latency gigantyczne (z kwiatkami 350 cykli) + czasy wykonania uops + losowość (zależnie od chain) + wiele kombinacji (bo x86 rozkazy korzystające z różnych rejestrów to różne rozkazy :)) + jeszcze "core clock cycles" (chyba po to by trudniej było :)) = HGW cykli rozkaz trwa. Nie robiłem dokładnych wyliczeń, ale na oko przeważająca większość rozkazów ponad 4 cykle i sporo ponad 10.
Czytając tę listę rozkazów naprawdę nie wiem jak można dojść do wniosku, że x86 to cytuję: "Wbrew obiegowym opiniom, x86 to bardzo wydajna i przemyślana architektura. " Zwłaszcza przemyślana 🙂

"Zacznijmy od tego, że nie jest dostępny żaden publiczny dokument w tym stylu o architekturze PowerPC."
Jest tego trochę, pierwszy z brzegu: https://www-01.ibm.com/chips/techlib/techlib.nsf/…. Raczej jest ogólny brak wiedzy na temat PowerPC, np. nie słyszałem, aby architekturę PowerPC czy też RISC wykładano na uczelniach.

"to nie kupisz sobie nigdzie wydajnego procesora PowerPC."
Fakt, proste to nie jest. A niektóre RISCi są wręcz zakazane w niektórych krajach np. Cell 🙂

"…w typowo biurowo-desktopowym zastosowaniu.."
Komputery Apple były lubiane przez grafików już przed przejściem na x86. To może coś oznaczać 🙂

"Dyskutujemy w sytuacji, gdy wydajność jednej architektury znamy z rzeczywistości, a drugą z papieru."
Nie. Wybacz, że z uporem powtórzę: "Wbrew obiegowym opiniom, x86 to bardzo wydajna i przemyślana architektura."
Ta architektura NIE JEST ani przemyślana, ANI WYDAJNA, konkretne implementacje czerpią,jak zostało wspomniane, z architektury RISC, czyniąc x86 wydajniejsze :). Dla mnie największy problem w x86 to lista rozkazów, która strasznie komplikuje pracę z procesorami: optymalizację. debugowanie, przewidywalność, budowanie sterowników do automatyki itp.

BTW: Intel przykleił się do x86 nie z powodów technicznych (lepsza architektura) tylko z powodu posiadania kontroli nad rynkiem. Nie jest w jego interesie zmiana na cokolwiek innego co zrywa wsteczną kompatybilność z x86.

Ale to jest leciwe. Opublikowano w 1991 r. Nie twierdzę, że nie jest to ciekawa książka, bo na pewno jest, ale przydałoby się coś nowego. Przecież przez 20 lat wiele się zmieniło.

> Dyskutujemy w sytuacji, gdy wydajność jednej architektury znamy z rzeczywistości, a drugą z papieru.

Ale przecie IBM te procesory Power produkuje i montuje w swoich maszynach. Wątpie, żeby stały tylko na wystawach. Pewnie gdzieś pracują.

"Jak i napisałem, nadal rozkazy x86 są wielo-taktowe (n>>2) 🙂 "

Każdy rozkaz jest wielotaktowy (w CISCach i w RISCach), ale dzieki pipeline wykonuje się w jednym takcie, a dzięki superskalarności można wykonać kilka rozkazów w jednym takcie.

"Albo ordynardnie klamiesz, albo ordynardznie bredzisz."
Łatwo jest zarzucić kłamstwo albo problemy umysłowe – na jakiej podstawie tak twierdzisz?

"Skup sie, 1-taktowa instrukcja to nie jest calkowity czas pomiedzy momentem gdy CPU wezmie instrukcje z RAM a momentem koncowego jej wyniku.
Zaden CPU nie robi tego wszystkiego w jednym takcie. "
Jest i tak było w starszych RISCach.
Tu masz wspomniane: http://en.wikibooks.org/wiki/SPARC_Assembly/SPARC… – drugi paragraf.
"I w tym sensie, wszystkie podstawowe instrukcje x86 sa 1-taktowe."
Nie prawda. Zawsze liczy się cały rozkaz. Mówiąc krótko wrzucasz jeden rozkaz i liczysz ile taktów minie do wykonania rozkazu – bez tzw. zakładek, wynikających z out-of-order, czy cache itp.

"Np. architektury RISC żrą mniej i są wydajniesze, np. wspomniany PowerPC"

A Intel to co niby jest? Już od dawna w środku siedzi RISC, jedynie na wejściu są dekodery instrukcji tłumaczące stare instrukcje CISCowe na wewnętrzne RISCowe.

> Niespójna, nielogiczna, bardzo trudna do optymalizacji i powolna.

Niespojna, moze. Nielogiczna, moze. To sa zazwyczaj rzeczy ktorych nie da
sie uniknac w produkcie ktory jest na rynku przez dziesieciolecia.
Cos jak z UNIXem, ktory po ponad 30 latach jest balaganiarskim zlepkiem
roznych klamotow ale o dziwo ciagle daje rade.
x86 trudna do optymalizacji? Konkrety jakies?
Bo na przyklad zmienna dlugosc rozkazu sprawia, ze kod jest bardziej zwarty
i lepiej wykorzystuje cache – ot taki paradoks na ktorym CISC wygrywa dzis z RISC.
Na przyklad takie trywialne cos jak zaladowanie stalej do rejestru na CISC moze
byc bardzo czesto zoptymalizowane, na RISC to czesto wielorozkazowa szopka.
A co do powolnosci to juz pierdzielisz farmazony. x86 w swoim przedziale cenowym
jest najszybszym rozwiazaniem na rynku.

"Niespojna, moze. Nielogiczna, moze. To sa zazwyczaj rzeczy ktorych nie da
sie uniknac w produkcie ktory jest na rynku przez dziesieciolecia."
Gdyby tak było to ok, ale już na samym początku x86 był taki, zanim osiągnął popularność. Szczerze mówiąc nie wiem czemu. Może producenci RISCów byli bardziej pazerni ?
"A co do powolnosci to juz pierdzielisz farmazony. x86 w swoim przedziale cenowym
jest najszybszym rozwiazaniem na rynku."
Sam pierdzielisz. Ja mówię o architekturze, Ty o jakimś procesorze. To dwie różne rzeczy. Poza tym nie wspominałem o cenie.

Cena:"Ale ja wspominam, bo to wazny detal."
Proszę o skupienie 🙂
Ja odnosiłem się do bzdurnego tekstu: "Wbrew obiegowym opiniom, x86 to bardzo wydajna i przemyślana architektura. "
Ani tu o cenie, ani o konkretnej implementacji.

" Jak porownywac wydajnosc architektur jak nie przez ich realne implementacje?"
Tu się zgadzam, ale nie można tylko na implementacja polegać – podstawa to architektura. Porównując konkretne implementacje, trzeba mieć na uwadze całe otoczenie: popularność, siłę producentów, ilość lat rozwoju. To co jest najtańsze wcale nie jest najlepsze, a i tak naprawdę też nie musi być najtańsze w produkcji 🙂

"Mam taką książkę w domu "Anatomia PC" – wydana przez Helion w 1998 r. Facet tam pisze, że granice między CISC a RISC już zatarły się."

Liste rozkazow x86 (i chyba kazda inna tak naprawde) nalezy traktowac analogicznie jak strumien rozkazow w JVM. Tyle ze ich interpretacje / przetwarzanie jest robione na poziomie sprzetu przez CPU.
Natomiast co sie dzieje pod spadem to juz bywa zupelnie inna historia. Architektury x86 sie caly czas pod spodem zmieniaja, ale "warstwa abstrakcji", czyli lista rozkazow pozostaje kompatybilna.
Wewnetrznie WSZYSTKIE nowoczesne CPU, czy to RISC, czy x86 czy ARM uzywaja mniej wiecej tego samego zestawu technik: prefech, cache, pipeline, out-of-order, register renaming etc. Co je rozni, to zazwyczaj ile z nich i w jak zaawansowany sposob jest zaimplementowana w danym modelu – co z kolei jest dyktowane przez planowana cene, target zastosowania itd.
Niezrozumialy jest dla mnie powod, dlaczego niektorym to tak ciezko ogarnac i ciagle tkwia z przekonaniami gdzies na poczatku lat 90tych?

"BTW w tej książce pisze też, że CISCiem jest sławna Motorola 680xx."
To rzeczywiście ciekawostka.
Dla mnie zawsze istotne były różnice na poziomie assemblera, na optymalizacje wewnętrzne nie mam wpływu, a kod czasami trzeba pisać i w assemblerze. Zresztą optymalizacja i przetwarzanie równoległe, jest łatwiejsze i bardziej efektywne do ogarnięcia, gdy architektura jest uporządkowana i przewidywalna.

"popularność, siłę producentów, ilość lat rozwoju. To co jest najtańsze wcale nie jest najlepsze, a i tak naprawdę też nie musi być najtańsze w produkcji 🙂 "

Tu sie wpelni zgadzam.
Przyklad jak dzialaja realia to chocby uzycie takich a nie innych CPU w superkomputerach.
IBM robi superkomputery ze swoimi CPU. Fujitsu ze swoimi. Albsolutnie zrozumiale. Wpompowali biliony w ich rozwoj wiec zwracaja koszty i je promuja.
Cray czy Chinczycy ze swoimi nowymi superkomputerami dla odmiany, nie byli zwiazany takimi ograniczeniami i przesiadli sie na x86.

A ja już w czasach Pentium Pro czytałem, że ten "przemyślany" zestaw instrukcji jest w locie rozkładany na coś w stylu risc.

"Najwolniejszy jest transfer danych z/do procka"

Raczej z dysku do pamięci ;). Po to się cachuje, żeby likwidować wąskie gardła.

"Współczesne procesory potrafią wykonać do kilku operacji zmiennoprzecinkowych w cyklu zegara, ale pobranie danych do tych operacji z pamięci RAM zajmuje po 100 i więcej cykli. "

I od tego jest cache żeby to tyle nie trwało.

Rzuciłeś hasło, że pamięć to najsłabsze ogniowo kompa a ja się po prostu z tym nie zgadzam.

Prosty test: różnica między najszybszymi i najwolniejszymi pamięciami dd3 wynosi kilkadziesiąt procent, zarówno w transferze jak i latency. Podczas benchmarków aplikacyjnych topnieje do max kilku. procent.

Morał z tego taki, że kluczowa w szybkości obliczeń jest wydajność CPU. Pamięć dzięki cachowaniu, prefetch i predykcji jest zdecydowanie na drugim planie.

"I od tego jest cache żeby to tyle nie trwało."

Nie jestem wybitnym implementatorem ani teoretykiem i sobie tylko gdybam: mogę sobie wyobrazić algorytm, który tak celuje w dostępy do danych, że nic się w cashu nie zmieści. Zawsze wyjdzie poza cash. np. ogromna macierz do którejsą mocno rozrzucone. Być może są i takie klasy zadań. I co wtedy? Dużo jest problemów, które nie chcą rozwiązywać się "lokalnie."?

xia: proponuje, abys troche poczytal o systemach operacyjnych i metodach obliczeniowych.

To, ktory element staje sie waskim gardlem zalezy zawsze od typu obliczen. Jezeli bedziesz mial serie petli, ktore iteruja niezaleznie od siebie na stosunkowo malym zbiorze danych, to zwiekszajac ilosc rdzeni / procesorow jestes w stanie uzyskac prawie liniowy przyrost predkosci obliczen. Szczegolnie wowczas, gdy kazda z tych petli dziala na oddzielnym watku, kazdy watek operuje na niezaleznych danych (ktorych nie trzeba synchronizowac pomiedzy cache rdzeni czy roznych procesorow) oraz liczba watkow jest rowna lub jest mniejsza od liczby procesorow/rdzeni.

Jezeli natomiast potrzebna jest synchronizacja w obrebie pamieci wspoldzielonej danego procesu to wydajnosc zaczyna spadac. Inaczej byc nie moze, bo trzeba zapewnic aby kazdy watek widzial aktualny stan pamieci po kazdej modyfikacji.

Jezeli musisz dokonywac synchronizacji pomiedzy wieloma procesami, czesto rozproszonymi na wiele maszyn to komunikacja pomiedzy wezlami moze stac sie Twoim waskim gardlem (nawet w przypadku infiniband).

Wydajnosc spada rowniez (dramatycznie) gdy dane nie mieszcza sie w cache, lub program generuje duzo losowych odwolan do pamieci. Wowczas pamiec robi sie naprawde waskim gardlem i dokladanie rdzeni nic nie da. Czasami daje sie osiagnac troche lepsza skalowalnosc na wielu fizycznych procesorach, z gdzie kazdy ma wlasne banki pamieci.

Natomiast co do dysku. Dyski byly i sa powolne. Tylko to jest juz zupelnie inna kategoria problemu. W przypadku analizy zagadnien wydajnosci dla programow obliczeniowych zaklada sie, ze calosc dajnych znajduje sie w pamieci RAM. Bo inaczej rownie dobrze moglbys doczepic naped LTO4 i powiedziec, ze to jest Twoje waskie gardlo. Jezeli dane nie mieszcza sie w pamieci, to najczesciej stara sie w jakis inteligentniejszy sposob wczytywac dane i analizowac je w kawalkach, a jak sie nie da to czesto oznacza, ze trzeba wykupic czas na maszynie z odpowiednia iloscia RAM…

Zakladanie z gory koniecznosci uzywania SWAP, nawet na SSD to nie jest dobre rozwiazanie.